摘自——EEtimes，Don Scansen

疫情之下，万众瞩目的ISSCC 2021在线上举办，每年一次的ISSCC不仅是工业界和学术界展示最新研究成果的舞台，更是半导体芯片行业发展的风向标。其中有三篇论文值得关注，因为它们对片上系统(SoC)技术的潜在影响。

今年ISSCC发布的重要信息之一是Harvest Imaging公司的Albert Theuwissen的演讲。随着CMOS图像传感器的普及，潜在的隐私丢失和误用是永远存在的。Theuwissen呼吁ISSCC组委会推广“负责任的创新”的概念。

索尼的研究人员提交了一份成像论文，很好地阐述了这一概念。

乍一看，“1/2.3英寸1230万像素，4.97顶/W的CNN处理器，背光堆叠CMOS图像传感器”似乎与隐私保护理念背道而驰。卷积神经网络(CNN)计算的出现可能意味着一些人工智能可以被用来进行人脸识别。

然而，索尼团队实际一直在推动隐私保护。Ryoji Eki解释，依赖于云计算的视觉人工智能系统有三个关键问题:延迟、隐私和功耗。

索尼是图像信号处理器和图像传感器叠加技术的先驱，大多数智能手机都采用了这种技术。同时政府为解决隐私问题做出了努力。将CNN处理器叠加到CMOS图像传感器上，将使AI保持在摄像模组内。这使得图像本身不会从芯片输出，而只是分析结果。

隐私是视觉人工智能基于云处理的一个关键问题

但你可能会问，“这和SoC有什么关系?”当然，保护你的图像和隐私更多的是关于封装内系统的想法。

在相机中添加额外处理的解决方案可减少云的负载。它还降低了对手机内部应用程序处理器的期望。

未来的应用处理器可以看到一些计算块的缩减。高通最近在Snapdragon科技峰会上推出了旗舰产品Snapdragon 888处理器。高通大部分宣传都围绕着最新款Snapdragon的成像功能展开。888有三个图像信号处理器(ISP)，提供很高的像素吞吐量，但会消耗大量的硅的尺寸。虽然索尼的设备还处于开发阶段，还没有完全取代ISP功能，但不难想象，未来的索尼产品将增加这一功能，甚至可能通过将第三个甚至更多的芯片与图像传感器连在一起。

虽然理论上只是一篇SRAM论文，但“具有自适应双边和自适应电池功率辅助电路的3nm Gate-All-Around（GAA）SRAM”是三星GAA纳米片晶体管未来的技术方向。FinFET替代技术可能在2021年底出现在大批量产品中。

这可能预示着FinFET已接近其使用寿命的尽头，在GAA工艺上，三星算是手疾眼快，抢先在英特尔、台积电之前率先接棒。2018年三星公布了被称为多沟道FET（multi-bridge-channel FET，MBCFET多桥-通道场效应管）的环绕栅极工艺，事实上多年之前就开始了研发。在2017年的VLSL technology symposium会议上，IBM就发表了与三星和Global Foundries合作研发5nm GAA晶体管。与在FinFET的情况下的3侧相比，改进的完全环绕式栅极技术沟道的静电在4侧提供对沟道的控制。其实，早在2019年度“三星晶圆代工论坛（Samsung Foundry Forum）”会议上，三星宣布了3nm工艺，明确会放弃FinFET晶体管，转向GAA环绕栅极晶体管技术。

改善对频道的控制只是故事的一部分。当FinFET取代平面CMOS晶体管时，已经消失的设计变量又回到了mbcet。已披露的信息显示，三星的3nm工艺分为3GAE、3GAP，后者性能更好，不过首发是第一代GAA晶体管工艺3GAE。三星方面的说法是，基于全新的GAA晶体管结构，三星通过使用纳米片设备制造出了MBCFET，该技术可以显著增强晶体管性能，主要取代FinFET晶体管技术。

FinFET集晶体管的宽度是离散的。但是否需要改进当前驱动?需要在N型和p型晶体管之间建立一个极性比率吗?给其中一个加更多的鳍？

mbcet让设计人员有机会不断改变晶体管的宽度，以便更好地优化功率、性能和面积(PPA)。

在演讲中，主要作者Taejoong Song介绍了mbcet的SRAM设计技术。

不断变化的纳米片晶体管宽度允许三星研究团队精确平衡P / N比率，以优化电池干扰和写入裕度。

为了进一步提高SRAM的性能，三星提出了自适应双边(ADBL)解决方案。通过在写入过程中平行连接辅助位线，降低位线电阻，从而提高写入裕度。三星称，ADBL在读取操作期间不会对速度或功率产生负面影响。

自适应电池功率(ACP)是第二个性能增强器，它在阵列中添加了晶体管，并根据活动电池的临近程度激活这些晶体管。通过激活离活动单元最远的开关，写入裕量可得到改善。

三星研制了一款具有256MB GAA SRAM的测试车来演示这种可能性。56mm2芯片显示，改进的GAA结构单元设计，加上ADBL + ACP组合效应，使单元裕度提高了230 mV。

当然，3nm GAA技术对于下一代SoC设备以及许多其他处于前沿的产品来说将会很有前景。随着SoC对片上存储器的需求，三星对SRAM性能的改进应该持续创新。

纳米片栅全能晶体管提高设计灵活性和SRAM性能

最后一篇论文对SoC设计描述得更加具体。功率和性能是高级SoC设计的关键。

高通的工程师针对Hexagon计算数字信号处理器(CDSP)线程级电源管理进行了一系列研究。

高通公司的Vijay Kiran Kalyanam发表了题为“7nm Hexagon处理器中电流和温度限制系统的线程级电源管理”的演讲。高通称，之前针对SoC的电源管理技术造成了性能问题，主要是为了减少耗电量。

通过对单个处理器线程的分析和定位，高通团队证明，与全局节流技术相比，低功耗线程的性能提高了35%。对于高功率线程，改进不那么明显，但是在所有CDSP操作中，总体平均改进为11%。

持续改进SoC片上电源管理的动机是CDSP块典型的高电流需求，以及电池或系统电源管理IC (PMIC)可能导致的停电和由此产生的电路故障。